铜互连走到5纳米节点以下，阻挡层和衬层成了最头疼的瓶颈。工业界用的TaN/Ta阻挡层加起来要4到6纳米厚，占掉互连截面面积不说，铜线越细，阻挡层占比越高，有效导电截面被严重蚕食。本文用原子层沉积生长单层二硫化钨当双功能阻挡层兼衬层，厚度不到1纳米，让10纳米厚铜膜的电阻率比无衬层参考样品低了六个数量级。这种超薄二维材料界面的方阻测量，正好是Xfilm埃利四探针方阻仪的用武之地——纳米量级薄膜的薄层电阻精确表征，直接关系到互连工艺的成败判断。

互连缩比的两难

后端工艺中，铜线被包在介质层里，中间还要夹一层阻挡层防止铜扩散，再加一层衬层保证铜附着和电镀种子层质量。传统TaN/Ta体系成熟，但厚度缩不下去。节点推进到3纳米以下，互连线宽缩到20纳米以内，阻挡层如果还占4纳米，铜的有效截面只剩一半。更麻烦的是，铜线变窄后表面散射和晶界散射加剧，电阻率不降反升。下图概括了BEOL结构对阻挡层和衬层的四项基本要求。

BEOL结构组成及进一步缩比的要求。a，多层BEOL结构示意图，聚焦于铜/介质界面及互连缩比场景。b，双功能阻挡层和衬层集成所需的BEOL要求。c，文献报道及本工作的WS₂台阶覆盖率与沉积温度关系，红色星号标记本工作。阴影区域对应不同生长方法的典型范围。d，ALD生长WS₂的代表性拉曼光谱。e，单层WS₂的截面相位衬度透射电镜图像。f，200毫米晶圆上ALD生长WS₂的照片及整片晶圆的拉曼mapping结果。

四个要求很明确。第一，热预算必须低于450℃，否则会损伤前端器件。第二，厚度要可控，单层精度。第三，大面积均匀，至少200毫米晶圆级。第四，高深宽比结构中的保形性要好，台阶覆盖率超过95%。此前文献报道的WS₂生长方法，要么温度太高，要么保形性差，没有一种能同时满足这四条。

热ALD工艺：350℃长出单层WS₂

团队开发了全热ALD工艺，不用等离子辅助，生长温度350℃，完全在BEOL热预算之内。钨源选用双叔丁基亚氨基双二甲氨基钨，不含卤素，避免了腐蚀和杂质残留问题。每个ALD循环包括钨前驱体脉冲、氮气清扫、硫化氢脉冲和氮气清扫，生长速率0.65 Å/循环，通过循环数精确控制厚度。拉曼光谱中面内E²g模与面外A₁g模的峰间距为61至62 cm⁻¹，确认是单层WS₂。截面TEM显示连续薄膜覆盖整个视场，厚度约0.7 nm。200毫米晶圆上拉曼mapping均匀，Δω波动仅±1.5 cm⁻¹。

保形性是另一个关键指标。研究团队在深宽比10:1的结构上做了测试，台阶覆盖率超过95%。这个数据意味着即使未来3纳米节点以下的高深宽比沟槽，单层WS₂也能贴着侧壁和底部均匀生长。相比之下，PVD方法在这种结构上的覆盖率只有40%左右。

衬层效果：铜膜电阻率降六个数量级

这是本文最有冲击力的数据。研究团队在单层WS₂/SiO₂和参考SiO₂衬底上分别热蒸发不同厚度的铜膜，从10纳米到80纳米，然后光刻成霍尔棒结构做四端点测量。每个厚度测15个以上器件。

• 

  离线全自动四探针

  ...